

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-151082

(43)Date of publication of application : 30.05.2000

(51)Int.CI.

H05K 3/24
C25D 7/00
H05K 3/18

(21)Application number : 10-326198

(71)Applicant : MITSUMI ELECTRIC CO LTD

(22)Date of filing : 17.11.1998


(72)Inventor : ISHIKAWA TAKAHIRO
KANAZAWA HIRONOBU

(54) CONDUCTIVE PATTERN PLATING METHOD FOR BOARD

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a conductive pattern plating method for a board in which the thickness of a plating layer formed on the surface of the conductive pattern can be equalized.

SOLUTION: In this conductive pattern plating method for a board, electrodes 12 are made to contact a conductive pattern 11 formed on the surface of a board 10 and plating is made by impressing a voltage for plating to the conductive pattern 11 via the electrodes 12. In this case, the conductive pattern plating method for the board is so constituted as to plate by each electrode 12 contacting the conductive pattern 11 at a plurality of positions, by impressing the voltage for plating from each electrode 12 to the conductive pattern 11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

[JP,2000-151082,A]

* NOTICES *

**JPO and NCIP are not responsible for any
damages caused by the use of this translation.**

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

[Claim(s)]

[Claim 1] In the electric conduction pattern plating approach of the substrate which an electrode is made to contact to the electric conduction pattern formed on the surface of the substrate, and was made to plate by impressing the electrical potential difference for plating to an electric conduction pattern through this electrode. The electric conduction pattern plating approach of a substrate characterized by plating by making an electrode contact to an electric conduction pattern, respectively in two or more places, and impressing the electrical potential difference for plating from each electrode to an electric conduction pattern.

[Claim 2] The electric conduction pattern plating approach of a substrate according to claim 1 characterized by contacting each electrode to an electric conduction pattern in a predetermined pitch.

[Claim 3] The electric conduction pattern plating approach of a substrate according to claim 1 that the part by which each electrode of an electric conduction pattern is contacted is characterized by being broadly constituted as compared with other parts.

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the approach for plating to the electric conduction pattern in a flexible printed circuit board, a rigid substrate, etc.

[0002]

[Description of the Prior Art] When plating to the electric conduction pattern of the former, for example, a flexible printed circuit board, he is trying to make the metal ion which should be plated stick to the whole front face of the electric conduction pattern 2 with electrolysis plating etc. by making the electrode 3 for plating contact the end 2a, and impressing a predetermined electrical potential difference to the electric conduction pattern 2 whole to the electric conduction pattern 2 formed in the front face of a flexible

printed circuit board 1, as shown in drawing 5.

[0003]

[Problem(s) to be Solved by the Invention] However, in such a plating approach, the electrical potential difference impressed with the electrode 3 for plating will descend gradually as it becomes far from the electrode 3 for plating, since electric conduction pattern 2 the very thing has resistance. For this reason, the deposit 4 fabricated on the electric conduction pattern 2 was in the inclination for that thickness t to become thin, and when especially the electric conduction pattern 2 was long, it had the problem that the difference of thickness t of the deposit 4 in the part by which the electrode 3 for plating is contacted, and the part left most from now on will become remarkably large, as were shown in drawing 6 and it separated from the electrode 3 for plating.

[0004] This invention aims at offering the electric conduction pattern plating approach of a substrate that the plating layer thickness formed in the front face of an electric conduction pattern was equalized, in view of the above point.

[0005]

[Means for Solving the Problem] According to this invention, the above-mentioned purpose makes an electrode contact to the electric conduction pattern formed on the surface of the substrate. In the electric conduction pattern plating approach of the substrate which was made to plate by impressing the electrical potential difference for plating to an electric conduction pattern through this electrode It is attained by the electric conduction pattern plating approach of a substrate characterized by plating by making an electrode contact to an electric conduction pattern, respectively in two or more places, and impressing the electrical potential difference for plating from each electrode to an electric conduction pattern.

[0006] The electric conduction pattern plating approach of the substrate by this invention is preferably contacted to an electric conduction pattern in a pitch predetermined in each electrode.

[0007] The electric conduction pattern plating approach of the substrate by this invention is desirable, and the part by which each electrode of an electric conduction pattern is contacted is broadly constituted as compared with other parts.

[0008] According to the above-mentioned configuration, in two or more places of the electric conduction pattern formed in the front face of a substrate body, an electrode will be contacted, respectively and the electrical potential difference for plating will be impressed. Therefore, even if the electric conduction pattern has resistance, the electrical potential difference of the whole electric conduction pattern will be mostly

[JP,2000-151082,A]

equalized by impressing the electrical potential difference for plating from each electrode. Therefore, the deposit which covers the whole front face of an electric conduction pattern with electrolysis plating etc., and is formed will cover the whole electric conduction pattern plated since the thickness may have been equalized, and a good electric conduction property will be acquired.

[0009] When each electrode is contacted to an electric conduction pattern in a predetermined pitch, it may be equalized further, the electrical potential difference for plating impressed from each electrode in the whole electric conduction pattern serves as thickness uniform [one layer of deposit nearby formed in the front face of an electric conduction pattern], and an electric conduction property will improve.

[0010] When the part by which each electrode of an electric conduction pattern is contacted is broadly constituted as compared with other parts Although a deposit is not formed in this part of contact of an electrode, by forming this part broadly When the part of the electric conduction pattern plated around this part exists, it may be prevented that resistance becomes [the plated electric conduction pattern] large in an electrode contact part, and the variation in resistance occurs as a whole.

[0011]

[Embodiment of the Invention] Hereafter, this invention is explained to a detail based on the operation gestalt shown in the drawing. Drawing 1 shows the condition before plating in 1 operation gestalt of the electric conduction pattern plating approach of the substrate by this invention. The flexible printed circuit board 10 is equipped with the electric conduction pattern 11 formed in the front face in drawing 1 .

[0012] And in case it plates to this electric conduction pattern 11, as shown in drawing 1 , to two or more places (in the case the right-and-left both ends and center section of illustration) of the electric conduction pattern 11, the electrode 12 for plating is made to contact, respectively, and a predetermined electrical potential difference is impressed to the electric conduction pattern 11 whole. And the metal ion which should be plated is made to stick to the whole front face of the electric conduction pattern 11 with electrolysis plating etc.

[0013] The electric conduction pattern plating approach by this invention operation gestalt is constituted as mentioned above, as shown in drawing 1 , to two or more places of the electric conduction pattern 11, makes the electrode 12 for plating contact, respectively, and impresses the electrical potential difference for plating from each electrode 12 to the electric conduction pattern 11.

[0014] By this, since the electrical potential difference for plating is impressed through

the electrode 12 with which the electric conduction pattern 11 was contacted by two or more places about the longitudinal direction, the electrical potential difference of the electric conduction pattern 11 whole will be equalized mostly.

[0015] Plating will be performed to the electric conduction pattern 11 by adsorbing the whole front face of the electric conduction pattern 11 by electrolysis plating etc. from this condition in the metal ion which should be plated. Since the electrical potential difference of the electric conduction pattern 11 whole is mostly equalized in that case, the thickness of the deposit 13 formed in the front face of the electric conduction pattern 11 becomes homogeneity mostly as a whole, and the electric conduction property of the plated electric conduction pattern 11 becomes good.

[0016] Here, each electrode 12 is contacted to the electric conduction pattern 11 with which width of face was formed uniformly, as shown in drawing 3 (A). Therefore, when a deposit 13 is formed in the front face of the electric conduction pattern 11 as mentioned above, a deposit 13 must have been formed in the part which an electrode 12 contacts, and as shown in drawing 3 (B), hole 13a will be formed in it. For this reason, in this field of hole 13a, slightly, resistance becomes large and the electric conduction pattern 11 may be unable to disregard effect by the variation in resistance by this hole 13a depending on the purpose of using a flexible printed circuit board 10.

[0017] What is necessary is just to form broadly partial 11a by which the electrode 12 of the electric conduction pattern 11 is contacted beforehand, as shown in drawing 4 (A) in order to prevent the resistance increase by such hole 13a. And when an electrode 12 is made to contact to the electric conduction pattern 11 formed in this way, as shown in drawing 4 (A), broad partial 11a will be located in the surroundings of the contacted electrode 12 in the field in which an electrode is contacted.

[0018] Therefore, although a deposit 13 must have been formed in the part which an electrode 12 contacts and hole 13a will be formed in it as shown in drawing 4 (B) if the electrical potential difference for plating is impressed from an electrode 12 to the electric conduction pattern 11 and it plates with electrolysis plating etc., a deposit 13 will be formed in the above-mentioned broad partial 11a in the surroundings of this hole 13a. The electric conduction property of the electric conduction pattern 11 may be held good so that the electric resistance of the electric conduction pattern 11 may increase and the variation in resistance may not occur in the field of hole 13a by this.

[0019] In the operation gestalt mentioned above, although the case of a flexible printed circuit board 10 was explained, it is clear that the electric conduction pattern plating approach by this invention can be applied also to the substrate equipped with the

electric conduction pattern of other classes, such as not only this but a rigid substrate. Moreover, in the operation gestalt mentioned above, although three electrodes 12 contacted to the electric conduction pattern 11 are formed, it is clear that its a proper number of electrodes may be contacted to the electric conduction pattern 11 at proper spacing so that the electrical potential difference for plating of the electric conduction pattern 11 whole may be equalized corresponding to the die length of not only this but the electric conduction pattern 11, a configuration, etc.

[0020]

[Effect of the Invention] As stated above, according to this invention, in two or more places of the electric conduction pattern formed in the front face of a substrate body, an electrode will be contacted, respectively and the electrical potential difference for plating will be impressed. Therefore, even if the electric conduction pattern has resistance, the electrical potential difference of the whole electric conduction pattern will be mostly equalized by impressing the electrical potential difference for plating from each electrode. Therefore, the deposit which covers the whole front face of an electric conduction pattern with electrolysis plating etc., and is formed will cover the whole electric conduction pattern plated since the thickness may have been equalized, and a good electric conduction property will be acquired.

[0021] When each electrode is contacted to an electric conduction pattern in a predetermined pitch, it may be equalized further, the electrical potential difference for plating impressed from each electrode in the whole electric conduction pattern serves as thickness uniform [one layer of deposit nearby formed in the front face of an electric conduction pattern], and an electric conduction property will improve.

[0022] When the part by which each electrode of an electric conduction pattern is contacted is broadly constituted as compared with other parts Although a deposit is not formed in this part of contact of an electrode, by forming this part broadly When the part of the electric conduction pattern plated around this part exists, it may be prevented that resistance becomes [the plated electric conduction pattern] large in an electrode contact part, and the variation in resistance occurs as a whole.

[0023] In this way, according to this invention, the electric conduction pattern plating approach of a substrate that the plating layer thickness formed in the front face of an electric conduction pattern was equalized and of having excelled extremely may be offered.

[Brief Description of the Drawings]

[JP,2000-151082,A]

[Drawing 1] It is the outline perspective view showing the condition before plating in the electric conduction pattern plating approach of the substrate by this invention.

[Drawing 2] It is the outline perspective view showing the condition after plating in the electric conduction pattern plating approach of drawing 1 .

[Drawing 3] The electrode contact section of the electric conduction pattern in the electric conduction pattern plating approach of drawing 1 is shown, and (A) is before plating and a partial perspective view in which (B) shows the condition after plating.

[Drawing 4] The electrode contact section of the electric conduction pattern in the modification of the electric conduction pattern plating approach of drawing 1 is shown, and (A) is before plating and a partial perspective view in which (B) shows the condition after plating.

[Drawing 5] It is the outline perspective view showing the condition before plating in the electric conduction pattern plating approach of the conventional substrate.

[Drawing 6] It is the outline perspective view showing the condition after plating in the electric conduction pattern plating approach of drawing 5 .

[Description of Notations]

10 Flexible Printed Circuit Board

11 Electric Conduction Pattern

11a Broad part

12 Electrode

13 Deposit

13a Hole

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.


3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]





[Drawing 2]




[Drawing 3]




[Drawing 4]



[Drawing 5]



[Drawing 6]



[Translation done.]

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-151082

(P2000-151082A)

(43) 公開日 平成12年5月30日 (2000.5.30)

(51) Int.Cl.
H 05 K 3/24
C 25 D 7/00
H 05 K 3/18

識別記号

F I
H 05 K 3/24
C 25 D 7/00
H 05 K 3/18

テマコード(参考)
C 4K024
J 5E343
N

審査請求 未請求 請求項の数 3 OL (全 4 頁)

(21) 出願番号 特願平10-326198

(22) 出願日 平成10年11月17日 (1998.11.17)

(71) 出願人 000006220

ミツミ電機株式会社

東京都調布市国領町8丁目8番地2

(72) 発明者 石川 貴啓

茨城県水戸市元吉田町1297番地 ミツミミニ
ユーテク株式会社内

(72) 発明者 金沢 宏信

茨城県水戸市元吉田町1297番地 ミツミミニ
ユーテク株式会社内


Fターム(参考) 4K024 AB01 AB17 BA12 BB11 BC10
CB04 CB06 CB08 CB21 GA16
5E343 AA33 DD43 FF18 GG06

(54) 【発明の名称】 基板の導電パターンメッキ方法

(57) 【要約】

【課題】 本発明は、導電パターンの表面に形成されるメッキ層の厚さが均一化されるようにした、基板の導電パターンメッキ方法を提供することを目的とする。

【解決手段】 基板10の表面に形成された導電パターン11に対して電極12を当接させて、この電極を介して導電パターンにメッキ用の電圧を印加してメッキを行なうようにした基板の導電パターンメッキ方法において、複数箇所にて導電パターン11に対してそれぞれ電極12を当接させて、各電極から導電パターンに対してメッキ用の電圧を印加することにより、メッキを行なうように、基板の導電パターンメッキ方法を構成する。



【特許請求の範囲】

【請求項1】 基板の表面に形成された導電パターンに対して電極を当接させて、この電極を介して導電パターンにメッキ用の電圧を印加してメッキを行なうようにした基板の導電パターンメッキ方法において、複数箇所にて導電パターンに対してそれぞれ電極を当接させて、各電極から導電パターンに対してメッキ用の電圧を印加することにより、メッキを行なうことを特徴とする、基板の導電パターンメッキ方法。

【請求項2】 各電極が所定のピッチで導電パターンに対して当接されることを特徴とする、請求項1に記載の基板の導電パターンメッキ方法。

【請求項3】 導電パターンの各電極が当接される部分が、他の部分に比較して幅広に構成されていることを特徴とする、請求項1に記載の基板の導電パターンメッキ方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、例えばフレキシブルプリント基板、リジッド基板等における導電パターンに対してメッキを施すための方法に関するものである。

【0002】

【従来の技術】 従来、例えばフレキシブルプリント基板の導電パターンに対してメッキを施す場合、図5に示すように、フレキシブルプリント基板1の表面に形成された導電パターン2に対して、その一端2aにメッキ用電極3を当接させて、導電パターン2全体に対して所定電圧を印加することにより、電解メッキ法等により、メッキすべき金属イオンを導電パターン2の表面全体に吸着させている。

【0003】

【発明が解決しようとする課題】 しかしながら、このようなメッキ方法においては、導電パターン2自体が抵抗を有していることから、メッキ用電極3から遠くなるにつれて、メッキ用電極3により印加される電圧が徐々に降下することになる。このため、導電パターン2上に成形されたメッキ層4は、図6に示すように、メッキ用電極3から離れるに従って、その厚さtが薄くなる傾向にあり、特に導電パターン2が長い場合には、メッキ用電極3が当接される部分と、これから最も離れた部分におけるメッキ層4の厚さtの差が著しく大きくなってしまうという問題があった。

【0004】 本発明は、以上の点に鑑み、導電パターンの表面に形成されるメッキ層の厚さが均一化されたようにした、基板の導電パターンメッキ方法を提供することを目的としている。

【0005】

【課題を解決するための手段】 上記目的は、本発明によれば、基板の表面に形成された導電パターンに対して電

極を当接させて、この電極を介して導電パターンにメッキ用の電圧を印加してメッキを行なうようにした基板の導電パターンメッキ方法において、複数箇所にて導電パターンに対してそれぞれ電極を当接させて、各電極から導電パターンに対してメッキ用の電圧を印加することにより、メッキを行なうことを特徴とする、基板の導電パターンメッキ方法により、達成される。

【0006】 本発明による基板の導電パターンメッキ方法は、好ましくは、各電極が所定のピッチで導電パターンに対して当接される。

【0007】 本発明による基板の導電パターンメッキ方法は、好ましくは、導電パターンの各電極が当接される部分が、他の部分に比較して幅広に構成されている。

【0008】 上記構成によれば、基板本体の表面に形成された導電パターンの複数箇所にて、それぞれ電極が当接され、メッキ用の電圧が印加されることになる。従って、導電パターンが抵抗を有していても、各電極からメッキ用の電圧が印加されることにより、導電パターン全体の電圧がほぼ均一化されることになる。従って、電解メッキ法等により導電パターンの表面全体に亘って形成されるメッキ層は、その厚さが均一化され得ることになるので、メッキされた導電パターンの全体に亘って良好な導電特性が得られることになる。

【0009】 各電極が所定のピッチで導電パターンに対して当接される場合には、導電パターン全体における各電極から印加されるメッキ用の電圧がより一層均一化され得ることになり、導電パターンの表面に形成されるメッキ層もより一層均一な厚さとなり、導電特性が向上することになる。

【0010】 導電パターンの各電極が当接される部分が、他の部分に比較して幅広に構成されている場合には、この部分には電極の当接によりメッキ層が形成されないが、この部分が幅広に形成されていることにより、この部分の周囲にメッキされる導電パターンの部分が存在することにより、メッキされた導電パターンが電極当接部分にて抵抗が大きくなって、全体として抵抗のバラツキが発生することが防止され得ることになる。

【0011】

【発明の実施の形態】 以下、図面に示した実施形態に基づいて、本発明を詳細に説明する。図1は、本発明による基板の導電パターンメッキ方法の一実施形態におけるメッキ前の状態を示している。図1において、フレキシブルプリント基板10は、その表面に形成された導電パターン11を備えている。

【0012】 そして、この導電パターン11に対してメッキを施す際には、図1に示すように、導電パターン11の複数箇所（図示の場合、左右両端及び中央部）に対して、それぞれメッキ用電極12を当接させて、導電パターン11全体に対して所定電圧を印加する。そして、電解メッキ法等により、メッキすべき金属イオンを導電

バターン11の表面全体に吸着させるようになってい
る。

【0013】本発明実施形態による導電バターンメッキ方法は、以上のように構成されており、図1に示すように、導電バターン11の複数箇所に対して、それぞれメッキ用電極12を当接させて、各電極12から導電バターン11に対してメッキ用の電圧を印加する。

【0014】これにより、導電バターン11は、その長手方向に関して複数箇所に当接された電極12を介してメッキ用の電圧が印加されることから、導電バターン11全体の電圧がほぼ均一化されることになる。

【0015】この状態から、電解メッキ法等によって、メッキすべき金属イオンが導電バターン11の表面全体に吸着されることにより、導電バターン11にメッキが施されることになる。その際、導電バターン11全体の電圧がほぼ均一化されていることから、導電バターン11の表面に形成されるメッキ層13の厚さは、全体としてほぼ均一になり、メッキされた導電バターン11の導電特性が良好になる。

【0016】ここで、各電極12は、図3(A)に示すように、幅が一定に形成された導電バターン11に対して当接される。従って、上述のように導電バターン11の表面にメッキ層13が形成されたとき、電極12が当接する部分には、メッキ層13が形成され得ず、図3(B)に示すように、孔13aが形成されてしまう。このため、導電バターン11は、この孔13aの領域で僅かに抵抗が大きくなり、フレキシブルプリント基板10の使用目的によっては、この孔13aによる抵抗のバラツキにより影響を無視できないことがある。

【0017】このような孔13aによる抵抗増大を防止するためには、図4(A)に示すように、前以て導電バターン11の電極12が当接される部分11aを、幅広に形成しておけばよい。そして、このように形成された導電バターン11に対して、電極12を当接させると、図4(A)に示すように、電極が当接される領域では、当接された電極12の周りに、幅広部分11aが位置することになる。

【0018】従って、電極12から導電バターン11に対してメッキ用電圧を印加して、電解メッキ法等によりメッキを施すと、図4(B)に示すように、電極12が当接する部分には、メッキ層13が形成され得ず、孔13aが形成されるが、この孔13aの周りでは、上記幅広部分11aにメッキ層13が形成されることになる。これにより、孔13aの領域にて、導電バターン11の電気抵抗が増大して、抵抗のバラツキが発生するようになることはなく、導電バターン11の導電特性が良好に保持され得ることになる。

【0019】上述した実施形態においては、フレキシブルプリント基板10の場合について説明したが、これに限らず、リジッド基板等の他の種類の導電バターンを備

えた基板に対しても、本発明による導電バターンメッキ方法を適用し得ることは明らかである。また、上述した実施形態においては、導電バターン11に対して当接される電極12は、三つ設けられているが、これに限らず、導電バターン11の長さ、形状等に対応して、導電バターン11全体のメッキ用電圧が均一化され得るよう、適宜の数の電極が、適宜の間隔で導電バターン11に対して当接され得ることは明らかである。

【0020】

【発明の効果】以上述べたように、本発明によれば、基板本体の表面に形成された導電バターンの複数箇所にて、それぞれ電極が当接され、メッキ用の電圧が印加されることになる。従って、導電バターンが抵抗を有していても、各電極からメッキ用の電圧が印加されることにより、導電バターン全体の電圧がほぼ均一化されることになる。従って、電解メッキ法等により導電バターンの表面全体に亘って形成されるメッキ層は、その厚さが均一化され得ることになるので、メッキされた導電バターンの全体に亘って良好な導電特性が得られることになる。

【0021】各電極が所定のピッチで導電バターンに対して当接される場合には、導電バターン全体における各電極から印加されるメッキ用の電圧がより一層均一化され得ることになり、導電バターンの表面に形成されるメッキ層もより一層均一な厚さとなり、導電特性が向上することになる。

【0022】導電バターンの各電極が当接される部分が、他の部分に比較して幅広に構成されている場合には、この部分には電極の当接によりメッキ層が形成されないが、この部分が幅広に形成されていることにより、この部分の周囲にメッキされる導電バターンの部分が存在することにより、メッキされた導電バターンが電極当接部分にて抵抗が大きくなって、全体として抵抗のバラツキが発生することが防止され得ることになる。

【0023】かくして、本発明によれば、導電バターンの表面に形成されるメッキ層の厚さが均一化されるようにした、極めて優れた基板の導電バターンメッキ方法が提供され得ることになる。

【図面の簡単な説明】

【図1】本発明による基板の導電バターンメッキ方法におけるメッキ前の状態を示す概略斜視図である。

【図2】図1の導電バターンメッキ方法におけるメッキ後の状態を示す概略斜視図である。

【図3】図1の導電バターンメッキ方法における導電バターンの電極当接部を示し、(A)はメッキ前、及び(B)はメッキ後の状態を示す部分斜視図である。

【図4】図1の導電バターンメッキ方法の変形例における導電バターンの電極当接部を示し、(A)はメッキ前、及び(B)はメッキ後の状態を示す部分斜視図である。

【図5】従来の基板の導電パターンメッキ方法における
メッキ前の状態を示す概略斜視図である。

【図6】図5の導電パターンメッキ方法におけるメッキ
後の状態を示す概略斜視図である。


【符号の説明】

10 フレキシブルプリント基板


* 11 導電パターン
11a 幅広部分
12 電極
13 メッキ層
13a 孔

*


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.